Verifikasi Formal adalah pendekatan matematis untuk pengembangan perangkat lunak dan perangkat keras yang menggunakan algoritma dan logika formal (seperti logika orde pertama, aljabar Boolean, dan logika proposisional) untuk membuktikan kebenaran desain dan implementasi desain dan sistem komputer. Ini adalah proses penalaran yang memastikan bahwa suatu desain memenuhi persyaratannya dan mengikuti spesifikasi tertentu, dan sering kali digunakan untuk menjamin kebenaran desain dan implementasi sistem.
Verifikasi formal memerlukan representasi sistem dan fitur-fiturnya yang berbasis algoritma yang ingin diverifikasi. Representasi ini biasanya dinyatakan dalam bentuk pernyataan logis yang menggambarkan perilaku yang diharapkan dari sistem. Prosedur verifikasi formal kemudian memeriksa representasi ini untuk memvalidasi bahwa semua perilaku yang dimaksudkan adalah benar.
Verifikasi Formal sangat penting untuk pengembangan sistem komputer modern, karena dapat mengidentifikasi kesalahan dalam alur kerja sistem yang efisien, dan juga dapat memberikan perlindungan terhadap perilaku yang tidak terduga.
Selain verifikasi formal terhadap desain dan implementasi suatu sistem, verifikasi formal biasanya digunakan untuk memvalidasi keakuratan spesifikasi itu sendiri, serta untuk memastikan integritas kepatuhan sistem terhadap standar dan peraturan tertentu. Baik produsen maupun pengguna sistem dapat memperoleh manfaat dari penggunaan verifikasi formal.
Aspek penting dari verifikasi formal adalah kemampuan untuk mengidentifikasi perbedaan antara perilaku sistem yang diharapkan dan perilaku sebenarnya. Hal ini dapat membantu mendeteksi kesalahan dengan cepat dalam implementasi sistem, serta spesifikasi yang mendasarinya.
Teknik verifikasi formal dapat berupa verifikasi tingkat sistem atau struktural. Verifikasi tingkat sistem melibatkan analisis implementasi perangkat lunak dan perangkat keras suatu sistem. Verifikasi struktural berfokus pada analisis struktur dan perilaku sistem.
Teknik verifikasi formal juga dapat digunakan untuk mengembangkan rangkaian pengujian verifikasi untuk suatu sistem, yang dapat meningkatkan keandalan dan ketergantungannya secara signifikan. Rangkaian pengujian dapat digunakan untuk mengidentifikasi bug atau titik lemah dalam sistem, dan untuk memverifikasi keselamatan dan keamanannya.
